LAPORAN AKHIR 1

PERCOBAAN 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Video

4. Analisa

5. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

- Modul D'Lorenzo

- Jumper

- Software Rangkaian

3. Video [Kembali]

4. Analisa [Kembali]

1. Analisa output percobaan berdasarkan IC uang digunakan?

Jawab:

Pada percobaan pertama ini menggunakan IC 74LS112 yang merupakan JK flip-flop. Dari percobaan yang telah dilakukan, didapat output counter up dari 0 - 15.

2. Analisa sinyal output yang dikeluarkan JK flip-flop kedua dan ketiga?

Jawab:

Pada output JK flip-flop yang kedua didapat dari input CLK yang sumbernya langsung dari sumber clock. Karena input R dan S bernilai 1 yang menyebabkan kedua input tersebut tidak aktif karena R dan S akan aktif jika menerima tegangan low atau berlogika 0, sehingga outputnya bergantung pada input CLK. Ouput pada JK flipflop yang kedua akan berubah saat kondisi fall time, yaitu kondisi saat sinyal clock berubah dari 1 ke 0. Output pada JK flip flop yang kedua akan menjadi input bagi JK flip-flop yang ketiga. JK flip-flop yang ketiga memiliki prinsip yang sama dengan JK flip-flop yang kedua. Output pada JK flip-flop yang ketiga akan berubah pada saat kondisi fall time.

5. Link Download [Kembali]

- Download HTML klik disini

- Download gambar rangkaian klik disini

- Download simulasi rangkaian klik disini

- Download video klik disini

- Download datasheet 74LS112 klik disini

- Download datasheet SPDT klik disini

- Download datasheet logic probe klik disini