TUGAS PENDAHULUAN 1

PERCOBAAN 1 KONDISI 4

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian

3. Video

4. Prinsip Kerja

5. Link Download

1. Kondisi [Kembali]

Buatlah rangkaian seperti gambar percobaan 1 dengan menggunkan RS flip flop dan output 4 bit.

2. Gambar Rangkaian [Kembali]

3. Video [Kembali]

4. Prinsip Kerja [Kembali]

Counter Asyncronous disebut juga Ripple Through Counter atau Counter Serial (Serial Counter), karena output masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”) dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan karena hanya flipflop yang paling ujung saja yang dikendalikan oleh sinyal clock, sedangkan sinyal clock untuk flip-flop lainnya diambilkan dan masing-masing flip-flop sebelumnya.

Pada rangkaian, terdapat 4 RS flip flop. Susunan dari 4 RS flip flop ini akan menghasilkan output 4 bit dengan letak MSBnya yang berada di output paling akhir dari RS flip flop pertama, sedangkan LSBnya terletak di output RS flip flop pertama. Masing-masing input R dan S nya tidak aktif karena menerima tegangan high yang berasal dari Vcc, sedangkan R dan S akan aktif jika keduanya diberi tegangan low. Sehingga hasil outputnya bergantung pada input CLK yang berubah saat kondisi fall time. Hanya RS flip flop pertama yang input CLK nya langsung diterima dari DCLOCK. Sedangkan RS flip flop lainnya, inputnya bergantung pada RS flip flop sebelumnya. Hasil output dari RS flip flop dapat dilihat dari angka yang ditampilkan oleh logic probe. 

5. Link Download [Kembali]

- Download HTML klik disini

- Download gambar rangkaian klik disini

- Download simulasi rangkaian klik disini

- Download video klik disini

- Download datasheet 74LS112 klik disini

- Download datasheet SPDT klik disini

- Download datasheet logic probe klik disini